手贱,又搞坏一片EP2C5

几年前我曾经弄坏过一片Altera EP2C5的JTAG口,从那以后连接或者断开USB-Blaster时我都先把两边的电源断掉。 这次事故起因是为了把EP2C5 FPGA给重新初始化一下,让它从EPCS里面读取原来的配置。因为板子上把 nCONFIG 拉低的开关没有焊,我就拿镊子去短接那个开关的焊盘,结果 CONF_DONE 一直指示无效。奇怪,我用JTAG配置FPGA是显示成功的,但故障依然...

http://bbs.eeworld.com.cn/thread-588618-1-1.html 发布时间: 2017-11-26



怎么擦除配置芯片EPCS16里面的程序

如题,怎么擦除下载到配置芯片里面的程序? 怎么擦除配置芯片EPCS16里面的程序 仿真器擦除试过吗?或者烧入一个无效的工程 直接用仿真器quartus programmer erase掉就可以吧 {:1_96:} ...

http://bbs.eeworld.com.cn/thread-579397-1-1.html 发布时间: 2017-11-13



美高森美宣布提供陶瓷四方扁平封装RTG4 FPGA工程技术样品

器件具有166个3.3V 通用 I/O、四个嵌入式SpaceWire时钟和数据恢复电路,以及四个高速串行/解串(SerDes)收发器,它可以实现用于展示外部物理编码子层(EPCS)或外部元器件快速互连 (PCIe)协议。此外,它们的查找表(LUT)、触发器、数字信号处理(DSP)模块和静态随机存取存储器(SRAM)模块数目与带有1,657个引脚的现有CCGA封装相同。 关于美高森美RTG4...
关键词: 美高森美

http://www.eeworld.com.cn/FPGA/article_201710273761.html 发布时间: 2017-10-27



大容量NAND FALSH的原理及应用

[0]|avalon_byteen_n[0];assign nand_cs_n[1] = temcs[0]|avalon_byteen_n[1];……IP核设计完成后采用QSYS进行硬件平台搭建,QSYS系统软核对外引出信号有EPCS、UART、NAND FLASH接口,在Quartus  II建立原理图块进行编译产生硬件信息。采用Nios II Software Build Tools for...
关键词: NAND FALSH 欧比特

http://www.eeworld.com.cn/FPGA/article_201709123747.html 发布时间: 2017-09-12



NIOS下载出现的问题

用flash programmer烧写程序时,start后报错error code:8,后来在网上找到解决办法,就是在bin文件夹下写入关于EPCS的txt文件,再重新编译,成功解决error 8的报错,但又出现新的报错error code:4,目前还没找到答案,希望遇到同样问题的同学能一起交流学习,更好有大神给指点迷津,不胜感激 最后附上报错图片 NIOS下载出现的问题 在网上找了...

http://bbs.eeworld.com.cn/thread-554065-1-1.html 发布时间: 2017-08-24



soc 生产发布过程是怎么样的?uboot怎么写到epcs器件中?

本帖最后由 tdatd 于 2017-6-19 13:41 编辑 我看文档是可以通过hps配置fpga,但是这样速度是不是慢了?de1官方的板子,可以通过epcs器件启动,我看是吧uboot写到epcs器件内,这部分有没有说明? 弄过的朋友说一说啊 soc 生产发布过程是怎么样的?uboot怎么写到epcs器件中? :):):) HPA配置FPGA,可以x32的,速度不会慢,可以类似...
关键词: 好心人

http://bbs.eeworld.com.cn/thread-539345-1-1.html 发布时间: 2017-06-19



[原创]FPGA开发笔记--HelloWorld

文章摘要: 近日花巨资从某宝购置了一个套FPGA开发板,拿到板子的第一件事肯定是先跑上大名鼎鼎的跑马灯例程,应当算是硬件开发中的HelloWorld了,本文中要从新建工程到仿真下载验证,来说明FPGA的开发流程,本文的代码不重要,重点在于流程,流程,流程...... 硬件平台: EP4CE6F17C8 开发环境: Quartus II 13.1 第一步:新建工程 File --> Open Project Wizard... 1.选择工程目录,指定工程名及设计入口,一般情况下建议工程目录,工程名称及设计入口同名,不能有中文路径; 2.添加已有文件,如果新建的工程,则直接跳过...

http://home.eeworld.com.cn/my/space-uid-367977-blogid-485269.html 发布时间: 2017-05-11



Altera SOPC FrameBuffer系统设计教程

,由友晶科技提供,主要完成Avalon ST流数据转换成VGA行场时序并驱动VGA屏进行显示。EPCSEPCS FLASH存储器控制IP,使用该IP,使得EPCS芯片能够存储FPGA固件和NIOS II的程序。jtag_uart0:调试串口,主要用来打印一些调试信息,在设计的前期调试中很有用 接下来,将详细讲解本系统的搭建过程。 1、 altpll_0 为了保证整个系统能够具有较高...

http://home.eeworld.com.cn/my/space-uid-739808-blogid-474290.html 发布时间: 2017-04-18



【小梅哥SOPC学习笔记】SOPC开发常见问题及解决办法集锦

简单介绍下我的系统: 我的系统主要由NIOS II最强板CPU,SDRAM、预留系统定时器、预留时间戳定时器、system ID、EPCS控制器以及JTAG_UART组成。具体如下图所示: 在Qsys环境中,我一开始将CPU的复位向量(Reset Vector)设定在了EPCS上,然后在NIOS II EDS中建立了软件工程,编译,下载运行都没有问题,但是并没有将fpga配置文件和代码...

http://home.eeworld.com.cn/my/space-uid-739808-blogid-474153.html 发布时间: 2017-04-14



【小梅哥SOPC学习笔记】sof与NIOS II的elf固件合并jic得到文件

--output=hwimage.flash --epcs –verbose 首先我们打开我们的NIOS II软件工程和对应板级支持包,这里名为tft_touch和tft_touch_bsp 然后选中tft_touch,单击右键选择Nios II -> Nios II Command Shell 我们的Quartus II生产的sof文件名为” TFT_SRAM.sof...

http://home.eeworld.com.cn/my/space-uid-739808-blogid-474151.html 发布时间: 2017-04-14



【小梅哥SOPC学习笔记】Altera SOPC嵌入式系统设计教程

,进而为Nios II系统定制新的指令;Nios II IDE,用于完成基于Nios II系统的软件开发和调试,并可借助其自带的Flash编程器完成对Flash以及EPCS的编程操作,此外Nios II IDE还包括一个指令集成模拟器、Microc/OS - II实时操作系统、文件系统以及小型 TCP/IP 协议栈。 SOPC的开发过程中要使用到Quartus II、Qsys以及Nios II...

http://home.eeworld.com.cn/my/space-uid-739808-blogid-474056.html 发布时间: 2017-04-12



【锆石科技】最好的FPGA入门培训视频-《HELLO FPGA》课程(免费下载)

1 第08集: Nios II软件框架结构深入剖析2 第09集: 内置IP核之PIO的理论原理讲解 第10集: 内置IP核之PIO的实战应用讲解 第11集: 内置IP核之SDRAM的理论与实战讲解 第12集: 内置IP核之EPCS的理论与实战讲解 第13集: 内置IP核之Timer的理论原理讲解 第14集: 内置IP核之Timer的实战应用讲解 第15集: 内置IP核...
关键词: 课程 最好

http://bbs.eeworld.com.cn/thread-523467-1-1.html 发布时间: 2017-03-15



[转载]FPGA学习笔记之Altera FPGA使用JIC文件配置固化教程

,当然希望能够永久保持电路固件,即让FPGA上电后其查找表中就被写入有效的数据。但是我们又不能总是每次系统上电了就用JTAG去下载一次程序固件。因此,FPGA支持另外一种配置方式:主动串行配置。所谓主动串行配置,就是在FPGA芯片外部放置一片能够掉电数据不丢失的存储器,例如最常见的EPCS、QFLASH、并口FLASH,来存储设计好的电路固件。而FPGA芯片内部,则设计了一个专用的硬件电路,在芯片...

http://home.eeworld.com.cn/my/space-uid-746919-blogid-460398.html 发布时间: 2017-03-01



[转载]FPGA学习笔记之Altera FPGA使用JIC文件配置固化教程

,当然希望能够永久保持电路固件,即让FPGA上电后其查找表中就被写入有效的数据。但是我们又不能总是每次系统上电了就用JTAG去下载一次程序固件。因此,FPGA支持另外一种配置方式:主动串行配置。所谓主动串行配置,就是在FPGA芯片外部放置一片能够掉电数据不丢失的存储器,例如最常见的EPCS、QFLASH、并口FLASH,来存储设计好的电路固件。而FPGA芯片内部,则设计了一个专用的硬件电路,在芯片...

http://bbs.eeworld.com.cn/thread-521630-1-1.html 发布时间: 2017-03-01



fpga无法配置

求大神指导在配置fpga时出现以下实验现象:   1、利用AS模式下载配置时,nCS,ADSI、DCLK、DATA波形正常,但是nSTATUS、nCONFING、conf_done没有电平的升降变化,其中nCONFING为高电平,nSTATUS、conf_done为低电平。  2、重启pcb板子,usbblaster连接pc,发现fpga读取epcs芯片...

http://home.eeworld.com.cn/my/space-uid-718037-blogid-460377.html 发布时间: 2017-02-27



fpga无法配置

求大神指导在配置fpga时出现以下实验现象:   1、利用AS模式下载配置时,nCS,ADSI、DCLK、DATA波形正常,但是nSTATUS、nCONFING、conf_done没有电平的升降变化,其中nCONFING为高电平,nSTATUS、conf_done为低电平。  2、重启pcb板子,usbblaster连接pc,发现fpga读取epcs芯片...

http://bbs.eeworld.com.cn/thread-521424-1-1.html 发布时间: 2017-02-27



epcs16无法配置fpga

fpga从epcs中读取配置数据,不停地读取,config_done引脚不能变高,请问怎样解决 本文来自论坛,点击查看完整帖子内容。...

http://home.eeworld.com.cn/my/space-uid-718037-blogid-460328.html 发布时间: 2017-02-23



epcs16无法配置fpga

fpga从epcs中读取配置数据,不停地读取,config_done引脚不能变高,请问怎样解决 epcs16无法配置fpga 是什么样的板子,最好发一下原理图。另外usbblaster下载是否可以运行 原理图链接都正确,可以用usbblaster下载,就是fpga读取epce中的数据时,config_done无法抬高电平,导致不停地读取epcs中的数据。用的是as配置模式 [quote...

http://bbs.eeworld.com.cn/thread-520988-1-1.html 发布时间: 2017-02-23



小梅哥NIOS II开发全纪录之总结NIOS II 开发注意点(一)

。由于FPGA本身相对于单片机、ARM处理器来说,应用市场要小的多。加上NIOS II仅仅是FPGA应用和开发的一个小的分支,用的就更加的少了。所以,关于NIOS II 非常系统且科学的教程教材也是非常的少,导致大部分人在进行NIOS II的学习和开发的时候,都会遇到各种各样的问题,如elf文件下载失败,CPU运行不起来,程序运行不正确,CPU运行一段时间后停止,调试正常但是烧写到EPCS后无法运行...
关键词: 小梅哥 FPGA NIOS 报错

http://home.eeworld.com.cn/my/space-uid-530048-blogid-460273.html 发布时间: 2017-02-22



EP4CE6 SOF下载且运行正常,JIC文件下载无法下载,POF下载正常但上电无法加载程序

SOF下载且运行正常,JIC文件下载无法下载,POF下载正常但上电无法加载程序 25欧电阻加在FPGA DATA0脚和EPCS的DATA脚之间. 另外,nCE脚悬空了? 这个FPGA有MSEL3 脚吗? [quote][size=2][url=forum.php?mod=redirect&goto=findpost&pid=2099686&ptid=507764][color=#999999...

http://bbs.eeworld.com.cn/thread-507764-1-1.html 发布时间: 2016-12-05




<上一页 123456789101112131415 下一页> 相关结果约300个