招聘 | 标题再好也没用,工作好才是硬道理!

Required1.Familiar with Verilog RTL design and has experience of large digital ASIC project.2.Familiar with front-end EDA tools and flows (Design compiler, PrimeTime, Conformal,Verde)3.Familiar with unix...

http://www.eeworld.com.cn/mp/AMD/a58039.jspx 发布时间: 2018-12-17



FPGA_Verilog学习资料part3

FPGA_Verilog学习资料 part3。 ...
关键词: Verilog FPGA

http://download.eeworld.com.cn/detail/PKelect/587935 发布时间: 2018-12-14



招聘 | 2018年快结束了,你还没找到心仪的工作?

Required1.Familiar with Verilog RTL design and has experience of large digital ASIC project.2.Familiar with front-end EDA tools and flows (Design compiler, PrimeTime, Conformal,Verde)3.Familiar with unix...

http://www.eeworld.com.cn/mp/AMD/a57691.jspx 发布时间: 2018-12-12



FPGA学习五个阶段

; 11.17  图形液晶电路设计 12.Alter FPGA的结构 第二阶段:熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习,学员可以了解目前最流行的Verilog HDL语言的基本语法,掌握Verilog HDL语言中最常用的基本语法。通过本节课程学习,学员可以设计一些简单的FPGA程序,掌握组合逻辑和时序逻辑电路的设计方法...

http://bbs.eeworld.com.cn/thread-1063463-1-1.html 发布时间: 2018-12-11



招聘 | 看到这篇推送就点进来吧,说不定下份工作就这里!

Required1.Familiar with Verilog RTL design and has experience of large digital ASIC project.2.Familiar with front-end EDA tools and flows (Design compiler, PrimeTime, Conformal,Verde)3.Familiar with unix...

http://www.eeworld.com.cn/mp/AMD/a57573.jspx 发布时间: 2018-12-07



Mentor CEO:半导体设计加快的主要原因分析

及成本越来越少,就需要越来越快的工具。高级综合(HLS)方法现如今被证实为是相比VHDL或Verilog更具效率的工具实践表明,HLS的结果不比手动编写的RTL差,甚至更强,同时能平均缩短4倍时间。Rhines强调,HLS非常容易重映射到多种技术,同样的C语言既可用于FPGA,同时也可用于28nm、16nm等不同制程的ASIC芯片。Walden Rhines以NVIDIA TegraX1中的千万级门...
关键词: Mentor

http://www.eeworld.com.cn/manufacture/2018/ic-news120627338.html 发布时间: 2018-12-06



招聘 | 废话不多说,这里招人你来不来?

Required1.Familiar with Verilog RTL design and has experience of large digital ASIC project.2.Familiar with front-end EDA tools and flows (Design compiler, PrimeTime, Conformal,Verde)3.Familiar with unix...

http://www.eeworld.com.cn/mp/AMD/a57130.jspx 发布时间: 2018-11-30



异构计算是挑起人工智能大梁的最优选择

竞争相同的资源,每个独立的处理任务都配有专用的电路部分,能在不受其它逻辑块的影响下自主运作。因此,添加更多处理任务时,其它应用性能也不会受到影响。当然FPGA也有缺点,主要问题在开发。异构算法的开发人员大部分是软件人员,缺乏对FPGA结构和数字电路的了解,编程语言也不统一(CPU端是C、C++等;FPGA端是VHDL、Verilog等底层硬件描述语言)。目前解决这个问题的方法是OpenCL和HLS...

http://www.eeworld.com.cn/mp/Icbank/a56673.jspx 发布时间: 2018-11-26



招聘 | 谁说年底工作机会少,好的职位永远在等你

Required1.Familiar with Verilog RTL design and has experience of large digital ASIC project.2.Familiar with front-end EDA tools and flows (Design compiler, PrimeTime, Conformal,Verde)3.Familiar with unix...

http://www.eeworld.com.cn/mp/AMD/a56786.jspx 发布时间: 2018-11-23



谈VHDL_Verilog的可综合性以及对初学者的一些建议

很好的FPGA资料,基础的资料,快来下载吧 ...
关键词: VHDL Verilog

http://download.eeworld.com.cn/detail/nonogugu66/587186 发布时间: 2018-11-23



AWS FPGA 加速器落地中国,免费自学课程现已上线

,硬件开发者可利用 F1 并使用 Verilog 和 VHDL 开发和部署 FPGA 加速。F1 实例目前已经在其他七个国际地区使用。为支持软件开发者快速上手,加速开发, 赛灵思与 AWS 联手推出 Amazon EC2 F1 SDAccel 开发者实验室自学教程, 通过该教程,将帮助您快速了解 AWS F1 和 SDAccel,以及如何使用 Amazon EC2 F1 实例加速应用。在此虚拟开发者...

http://www.eeworld.com.cn/mp/Xilinx/a56378.jspx 发布时间: 2018-11-21



Verilog硬件描述语言(1)绪论

FPGA学习资料,有兴趣的同学可以下载看看。 ...
关键词: FPGA

http://download.eeworld.com.cn/detail/justyouandmehr/587015 发布时间: 2018-11-21



NVIDIA 11月最新招聘职位来袭!

     3年以上经验,Verification相关背景,熟悉UVM验证方法,Verilog语言· Power Analysis Engineer          1年以上经验,了解ASIC设计流程,对power相关职能有兴趣· DFT Engineer   3-10年DFT相关经验· ASIC Design/Verification Engineer       1年以上经验,熟悉SoC设计,验证流程...

http://www.eeworld.com.cn/mp/NVIDIA/a56261.jspx 发布时间: 2018-11-19



verilog 数字系统设计教程

verilog 数字系统设计教程...
关键词: verilog

http://download.eeworld.com.cn/detail/wolfceo/586951 发布时间: 2018-11-19



招聘 | 双十一结束了,该找份工作养活自己了

Required1.Familiar with Verilog RTL design and has experience of large digital ASIC project.2.Familiar with front-end EDA tools and flows (Design compiler, PrimeTime, Conformal,Verde)3.Familiar with unix...

http://www.eeworld.com.cn/mp/AMD/a56197.jspx 发布时间: 2018-11-16



verilog学习心得

适合verilog初学者的教程,可以好好参考学习。 ...
关键词: Verilog

http://download.eeworld.com.cn/detail/lamas/586682 发布时间: 2018-11-15



分享贴:刚完成的FPGA插值滤波器设计

; 注意选择文件是Verilog文件,其他都不用勾选。点击Generate,就会生成y_cic的verilog文件。       出现上面的提示,就是生成成功了。     点Finish关闭CIC滤波器生成窗口。       如果出现上面的提示,就是表示要手动...

http://bbs.eeworld.com.cn/thread-1060113-1-1.html 发布时间: 2018-11-15



基于FPGA的AD/DA采集(附件源码代码)

608    ALTPLL就是我们需要使用的PLL IP核。双击ALTPLL,在弹出的对话框中起个文件名,如vga_pll,记得选择verilog。然后点OK就可以开始设置参数了。图 609    2.设置IP参数图 610    上图中,主要是设置输入的时钟频率,明德扬开发板输入时钟是固定的50MHz,因此可填写50,注意旁边的单位是选择...

http://bbs.eeworld.com.cn/thread-1059916-1-1.html 发布时间: 2018-11-13



Verilog HDL硬件描述语言_HDL指南

本章提供H D L语言的速成指南。verilog相关教程材料,有兴趣的同学可以下载学习。 ...
关键词: HDL Verilog

http://download.eeworld.com.cn/detail/justyouandmehr/586559 发布时间: 2018-11-13



交通灯Verilog设计源代码

交通灯Verilog设计,关于FPGA的。 ...

http://download.eeworld.com.cn/detail/justyouandmehr/586505 发布时间: 2018-11-12




<上一页 12345678910111213141516 下一页> 相关结果约7,124个